新電子科技雜誌

10/10/2025

全球第二大半導體設備商應用材料公司於 2025 年 10 月 7 日發布三款創新製造系統，精準瞄準先進邏輯與記憶體晶片的性能提升需求，特別針對 AI 運算晶片的製造瓶頸提出解方。

首款 Kinex 接合系統由應用材料與荷蘭設備供應商 Besi 聯手開發，為業界首款整合式晶粒對晶圓混合接合系統。該系統採用熱壓接合技術，透過直接銅對銅連接取代傳統焊料，能將多個小晶片整合成高效能系統，性能提升達 20%，同時降低功耗並減少製造成本超過 40%。這項技術特別適用於 GPU 與高效能運算晶片，成為 AI 資料中心晶片製造的關鍵技術。

第二款 Centura Xtera Epi 系統專注於 2 奈米以下節點的無空洞閘極全包圍（GAA）電晶體製造。GAA 電晶體是 2nm 製程的核心技術，相較於前一代 FinFET 架構，GAA 能從四面環繞通道實現更精準的電流控制。Xtera Epi 系統提供更精準的材料沉積能力，有效減少缺陷率並提高電晶體密度，這對台積電、三星、Intel 等晶圓代工廠在 2025 年全面進入 GAA 時代至關重要。

第三款 PROVision 10 電子束量測系統具備次奈米級成像能力，專為複雜 3D 晶片結構檢測設計。隨著晶片架構走向垂直堆疊，傳統檢測工具已難以滿足需求，PROVision 10 能大幅提升製程良率並加速生產流程。這三款系統均整合 AI 輔助優化功能，進一步強化製程效率。

應用材料總裁 Prabu Raja 表示，這些技術將加速從設計到製造的轉型，滿足 AI 資料中心對高效晶片的需求。目前系統已獲台積電與三星採用，預計 2026 年廣泛應用於量產線。

這三款設備的發布時機極為關鍵。當前 AI 晶片製造面臨三大瓶頸，先進封裝產能不足、GAA 電晶體良率挑戰、複雜結構檢測困難，應用材料此舉正是針對這些痛點提出完整解決方案。

隨著台積電 N2 製程與三星 SF2 製程在 2025 下半年進入量產，這些設備的導入將直接影響兩大晶圓代工廠在 2nm 時代的競爭力。對應用材料而言，成功卡位 GAA 與先進封裝兩大關鍵技術，不僅鞏固其在半導體設備市場的地位，更成為 AI 晶片供應鏈中不可或缺的一環。

關鍵字： #應用材料, , , #先進封裝,

09/10/2025

#當矽晶片撞上原子極限， #台灣的雙軌突圍戰

2025年10月，復旦大學團隊在《自然》期刊發表的ATOM2CHIP技術，讓全球半導體圈屏息。他們打造出世界首個功能完整的2D記憶體晶片，電晶體數量從過往紀錄的115個暴增至5，900個，整整51倍的飛躍。

這個時間點並非巧合，就在業界普遍預測摩爾定律即將在2025年前後撞上物理極限的當下，2D材料突然從學術象牙塔跳到了產業競技場。這場技術路線的抉擇，將決定誰能在下一輪半導體競賽中站上制高點。

#原子級的極限突圍

要理解2D材料為何重要，得先搞懂傳統矽晶片碰到了什麼牆。想像你在一個房間裡不斷塞進更多電器，房間越來越小時，會出現三個問題：電線互相干擾(量子穿隧)，熱氣散不出去(熱累積)，電流到處亂竄(功耗洩漏)。當矽晶片微縮到2nm節點，一個電晶體寬度只有20幾個原子時，這些物理問題就再也繞不過去。

2D材料的解法像是把房間的牆壁從厚重的水泥牆，換成只有幾個原子厚的超薄隔板。以二硫化鉬(MoS₂)為例，這種材料的單層厚度僅3個原子，電子在這麼薄的通道裡移動時，反而更容易被控制，就像在窄巷裡騎車比在空曠馬路上更不會偏離路線。

ATOM2CHIP技術的三大突破正是解決了這層「超薄隔板」怎麼裝在傳統「水泥建築」上的問題:界面連接技術確保2D材料與矽晶片能牢固貼合，熱管理系統避免薄膜因過熱損壞，靜電保護機制則防止脆弱的原子層被靜電擊穿。

實際數據更讓人驚艷。復旦團隊的2D記憶體晶片達到20奈秒的記憶體週期，這個速度已能與傳統矽晶片一較高下;每位元耗能僅0.644皮焦耳，比現有方案更省電;反相器良率高達99.77%，意味著幾乎每個電晶體都能正常工作。這些數字背後的意義是，2D材料已經從「有趣的實驗室玩具」進化成「可能量產的技術選項」。

#台積電的兩手準備

面對這場技術變革，台灣半導體產業的領頭羊台積電選擇了一條雙軌並進的路。一方面，他們繼續在傳統矽晶片製程上狂奔。2025年，台積電規劃擴建8座晶圓廠加1座先進封裝廠，N2製程良率已達65%，遠超三星的40%與英特爾的55%。這個良率差距直接反映在市占率上，台積電穩占全球晶圓代工市場六成以上，客戶名單涵蓋蘋果、輝達、AMD等科技巨頭。

但台積電沒有把所有雞蛋放在同一個籃子裡。他們與麻省理工學院、台灣大學合作，已在2D材料的低電阻接觸技術上取得突破，並開始規劃1nm製程的可行性研究。同時，陽明交大的台積電聯合研發中心、國家實驗研究院的台灣半導體研究中心，都在同步推進2D材料的基礎研究，為可能到來的技術典範轉移做準備。

更聰明的是，台積電在短期內把重心押在先進封裝技術上。3DFabric系列技術，包括CoWoS-L矽中介層封裝與SoIC 3D混合鍵合技術，讓他們能在不改變製程節點的情況下，透過垂直堆疊晶片的方式提升效能。2025年8月，台積電單月投入207億美元擴充先進封裝產能，直接回應輝達等AI晶片客戶「產能不夠用」的呼聲。這個策略既能維持眼前的市場優勢，也為未來可能的技術轉換爭取時間。

#一場改寫規則的長期賽局

短期來看，先進封裝已經成為AI晶片供應鏈的最大瓶頸，台積電憑藉CoWoS系列技術的產能優勢，牢牢掌握住輝達、超微等客戶的訂單，這場「近身戰」的勝負已經相當明朗。

中期的角力場則在2nm製程的良率競賽。當台積電的N2製程良率達到65%並持續攀升時，三星與英特爾還在為良率問題頭痛，這個差距將直接決定2025到2026年高階AI晶片與高效能運算市場的市占率分布。良率不只是數字遊戲，它關乎成本結構、交貨速度、客戶信心，每提升10個百分點的良率，都可能讓競爭對手少拿下一筆關鍵訂單。

但真正的變數在更遠的地方。2D材料從學術突破到商業量產，業界保守估計需要3到7年，這段時間足以讓產業格局重新洗牌。復旦團隊的突破雖然在學術上領先，但要把實驗室裡的原型晶片變成能穩定出貨的商品，還得克服材料生長的均勻性、晶圓級製程的整合、良率的規模化提升等一連串工程挑戰。這些都是「從0到1容易，從1到100困難」的典型案例。

台灣選擇雙軌並進的策略，本質上是在對沖技術路線的不確定性。如果2D材料在未來5年內成功商業化，台積電與麻省理工學院、台大的合作研究就能讓台灣在新賽道上不至於落後太多;如果2D材料的商業化進度不如預期，台積電在先進製程與先進封裝上的領先地位，仍足以維持競爭優勢到2030年。

這場競賽的終局，可能不是誰先達到更小的製程節點，而是誰能率先找到最經濟、最可靠的方式，把性能、功耗、成本的平衡點推到新的高度。當矽晶片逼近物理極限時，半導體產業正站在技術典範轉移的十字路口，選對路的人將掌握下一個十年的話語權。

台灣的雙軌策略，既是審慎，也是野心，在這場沒有標準答案的賭局裡，不把所有籌碼押在單一選項上，或許就是最聰明的選擇。

#摩爾定律, , , #台積電, #半導體製造

09/10/2025

Applied Materials 與亞利桑那州大聯手，2.7 億美元研發中心正式啟用

全球第二大半導體設備供應商 Applied Materials 與亞利桑那州立大學（ASU）今日宣布 Materials-to-Fab Center 正式開幕。這座投資 2.7 億美元的研發設施位於 ASU 坦佩校區的 MacroTechnology Works 內，剪綵儀式正值全球半導體產業領袖齊聚鳳凰城參加 SEMICON West 大會之際。

Applied Materials 執行長 Gary Dickerson、半導體產品集團總裁 Prabu Raja，以及 ASU 校長 Michael Crow 與亞利桑那州州長 Katie Hobbs 共同出席活動。

這座設施的核心定位是加速創新從構思到晶圓廠原型的轉化速度，Applied Materials 將其最先進的半導體製造設備直接置於協作環境中，讓大學、產業夥伴、新創公司、政府機構和其他學術單位能共同合作。中心已開始為 ASU 透過 CHIPS 與科學法案獲得的專案提供支援，包括 SWAP Hub（西南先進原型製造中心，專注國防科技快速轉譯）和 SHIELD USA 專案（聚焦先進封裝技術）。

Applied Materials 總部位於加州聖塔克拉拉，是全球最大的美國半導體製造設備生產商，其工具幾乎用於生產全球每一顆新晶片。公司在德州、麻州、蒙大拿州設有主要生產設施，並在亞利桑那州錢德勒市開發新廠區。該公司研發計畫的核心是位於矽谷的 EPIC Center，這座預計 2026 年啟用的設施將成為全球最大、最先進的半導體製程技術與製造設備協作研發中心。

亞利桑那州正快速成為美國半導體產業的新重鎮。台積電在鳳凰城投資超過 650 億美元建設三座領先製程晶圓廠，第一座預計於 2025 年上半年開始量產 4 奈米製程晶片。今年一月，ASU 被選為 CHIPS Act 第三座旗艦研發設施所在地，這座結合 NSTC 原型製造與 NAPMP 先進封裝試點的設施預計 2028 年啟用。十月初，北美最大微電子展會 SEMICON West 55 年來首次離開加州，移師鳳凰城舉辦，象徵產業對該州地位的認可。ASU 擁有全美最大工程學院，約 3.3 萬名學生，成為半導體人才培育的重要基地。

這座中心的啟用，反映出產學合作正成為美國重建半導體創新生態系統的關鍵策略。相較於過去大學研究與產業應用之間的斷層，Materials-to-Fab Center 模式讓研究人員能直接使用工業級設備驗證創意，大幅縮短從實驗室到工廠的週期。

對亞利桑那州而言，從台積電的製造基地，到 ASU 的研發樞紐，再到 Applied Materials 的設備協作中心，一個涵蓋製造、研發、人才培育的完整半導體生態系統正在沙漠中成形，這正是 CHIPS Act 試圖在全美各地複製的藍圖。

關鍵字標籤： , #亞利桑那州立大學, , #半導體研發, #產學合作, #應用材料

09/10/2025

迎接 Chiplet / 3D IC 量產浪潮：異質整合關鍵技術一次掌握 🚀
10/22 與工研院、ERS、K&S、Manz、歐美科技🤝實務交流
📍活動時間：10/22(三)13:00～16:10
📍活動地點：集思竹科會議中心 2F 愛因斯坦廳

提升良率的最後一哩 🧩
面板級封裝（PLP）最新實務與量產契機
先進封裝熱設計到翹曲管理的完整攻略
高密度互連從「接合→整合」的良率&設備對策
3D IC 封裝可靠度檢測關鍵方法

實現異質整合新未來👇👇
https://citegroupb2b.pse.is/87y53w

#異質整合 #先進封裝

10/22 與工研院、ERS、K&S、Manz、歐美科技?實務交流

08/10/2025

根據《華爾街日報》報導，川普政府正準備推動1：1比例政策：晶片公司從海外進口多少晶片到美國，就必須在美國本土生產同樣數量的晶片，否則繳關稅。美國希望半導體自主，但能做先進製程的只有台積電，這也讓川普政府直接挑明台灣，希望台積電能承擔起台美半導體韌性強化的重責大任。
#三星良率 #先進製程 #半導體製造 #台積電 #川普關稅政策 #美國本土生產

07/10/2025

Chiplet已成為描述專為特定功能設計之裸晶的新興術語，可整合至3D IC設計中並使用矽中介層互連。3D IC設計能夠實現效能、功耗、佔位面積和成本的改善，這些都是傳統SoC和IC設計無法達到的水準。垂直chiplet堆疊為自動化繞線工具帶來新挑戰，從物理驗證角度來看，更打破了傳統製程設計套件(PDK)的基本架構概念。
#電子設計自動化

07/10/2025

#量子運算延續摩爾定律， #但需要材料創新接棒

台積電今年推出 2 奈米製程，電晶體閘極寬度已接近十個矽原子的尺度。英特爾 CEO Pat Gelsinger 去年底坦承，摩爾定律的倍增週期已從兩年拉長到接近三年。

半導體產業靠「縮小」驅動了五十年的進步，但這條路正快速逼近物理極限。縮到極限之後怎麼辦？

#從自旋特性看見的新可能

2025 年 10 月，德國、日本、加拿大的國際團隊在 Communication Materials 發表研究，揭示鍺錫（GeSn）合金半導體在量子運算與自旋電子學的潛力。研究證實 GeSn 的自旋分裂能量遠超傳統矽和鍺，電洞可在量子態下快速且穩定地儲存與處理資訊。

台灣半導體研究院今年 4 月的另一項研究顯示，GeSn 薄膜在室溫下的電子遷移率達 1,500 cm²V⁻¹s⁻¹，低溫環境更可達 6,200 cm²V⁻¹s⁻¹。

這些數字的意義在於，GeSn 提供了一條不同於製程微縮的技術路徑。傳統半導體靠縮小電晶體提升效能，但 GeSn 利用電子的自旋特性——也就是量子力學中的內稟角動量——來處理資訊。這不是既有技術的延續，而是運算原理的根本轉變。

#商業化的現實基礎

GeSn 能引起關注，不只因為實驗室數據漂亮，更因為它與現有產線高度相容。研究團隊指出，GeSn 可用標準化學氣相沉積製程在矽基板上生長，直接整合進現有的 CMOS 製造流程。這避免了如同導入新架構電晶體（如 GAA）或全新材料時需要的巨額設備投資。

應用層面上，GeSn 展現出少見的多功能性。除了量子位元和低功耗自旋電子元件，它的直接能隙特性使其適合製造晶片內雷射，可用於晶片間的光學通訊；其熱電特性則可能用於廢熱回收或自供電感測器。一種材料同時切入多個高價值應用，這在半導體材料開發中並不常見。

#產業轉型的訊號

摩爾定律並未死亡，但確實正在轉型。過去產業聚焦於單一維度的製程微縮，現在則轉向材料、架構、先進封裝的多維度創新。GeSn 這類研究代表產業開始認真思考「後微縮時代」的技術路徑。

對台灣半導體產業而言，這既是機會也是挑戰。台灣半導體研究院已在 GeSn 領域累積研究能量，但從實驗室到量產線仍有相當距離。台積電目前專注於先進製程與先進封裝，2025 年 HPC 營收占比已達 59%，AI 相關收入預計翻倍。在這樣的產業節奏下，新材料的導入需要更明確的商業驅動力。

, #量子運算, #自旋電子學, #摩爾定律, #材料創新

06/10/2025

由於CPO仍處於早期且分散的階段，Intel專注於與一些大型關鍵客戶合作，採用客製化的CPO與EMIB結合解決方案。這種整合策略讓Intel能夠發揮其在矽光子領域的技術積累，同時保持在封裝成本控制上的優勢。
#共封裝光學 #矽光子技術

06/10/2025

？——三方賭局誰贏？

華爾街研究機構NewStreet算過一筆帳：Nvidia每投資$100億給OpenAI，就能回收$350億GPU訂單。商業行為？錯，是印鈔行為。直到AMD這筆交易出現。



Nvidia投資OpenAI $1,000億，OpenAI拿錢租Nvidia GPU（10GW），Nvidia賺回訂單、拿到OpenAI股權、還能用股權幫OpenAI壓低借貸利率。完美的供應商融資（vendor financing）循環——投出去的錢，帶著350%回報率流回來。

這套路不新鮮。2000年Cisco也這樣玩，用vendor financing衝高營收，泡沫破了就倒一片。差別是Nvidia玩得更精緻：用租賃取代買斷，把GPU折舊風險留在自己手上，換取長期鎖定客戶。只要AI需求不停，這台印鈔機就轉不停。



AMD送OpenAI最多1.6億股認股權證（10%股權），條件是部署6GW GPU、最佳化ROCm軟體、把股價從164美元推到600美元。首批交付要到2026下半年。

關鍵在這裡：OpenAI拿Nvidia的$1,000億，轉頭買了AMD的貨。Nvidia原本的劇本——投資→回購→獲利——被打斷。錢流進競爭對手口袋，幫AMD證明技術、拉高股價、搶下市佔。

更狠的是，AMD這筆不是現金交易，是用股權換訂單。等於AMD用未來的10%股權，換OpenAI幫忙做技術驗證和市場背書。ROCm軟體生態只有Nvidia CUDA的十分之一（GitHub追蹤者800人 vs 6,700人），AMD賭的就是OpenAI能幫它證明「我也能跑」。

#誰才是真正贏家？

金流攤開看：Nvidia左手有OpenAI股權、右手有10GW訂單（比AMD的6GW大）。就算OpenAI拿Nvidia的錢去買AMD，Nvidia還是吃到OpenAI總需求23GW的最大份額，循環雖被打斷但沒破局，鈔票還是持續印。

AMD給出10%股權，但認股權證只有在OpenAI實際部署GPU時才解鎖。換句話說，AMD的風險是「少賺」，不是「爆炸」。股價要漲264%、ROCm要能用，這些都是bonus，最壞就是少拿一些股權，但是AMD對他們下一代MI400信心十足。

Nvidia賭的是生態圈控制——就算OpenAI付不出錢，還有微軟、Google、Meta排隊買單。AMD賭的是技術驗證——就算OpenAI只部署一半甚至更少，好歹技術也證明了。

OpenAI才是那個走鋼索的。兩週承諾$數千億支出（Nvidia $1,000億、AMD數千億、Oracle $3,000億、Broadcom $100億），但年營收只有$43億要怎麼付帳？畢竟這些都不是認股權證，是要實際付錢的。

有分析師說這是「泡沫化行為」，但在泡沫破之前，誰會撈最多？Nvidia當仁不讓，AMD也在加速追趕。

, , , #循環融資, #財務風險

03/10/2025

：從Google實驗室到台積電產線的技術革命

工程師需要2天才能完成的晶片設計，AI只要5分鐘。

這不是科幻小說的情節，台積電在2025年9月矽谷研討會上由台積電3DIC設計方法論事業副總監Jim Chang站在台上說出相關「實做」數據時，全場工程師大概都在心裡默默盤算：「我的飯碗還保得住嗎？」

不過先別急著更新履歷。這場由AI掀起的晶片設計革命，重點不是取代工程師，而是讓人類工程師從重複性的苦力活中解放，專注在更需要創意和判斷力的事情上。更有趣的是，這場革命的主角——AlphaChip，用的方法竟然跟教AI打電動沒兩樣。

#把晶片設計變成一場遊戲

Google DeepMind在2024年9月正式為這套系統命名：AlphaChip。如果你聽過AlphaGo擊敗世界棋王的故事，就不難理解AlphaChip的運作邏輯——它們用的是同一套「強化學習」技術。

簡單來說，強化學習就是讓AI透過不斷試錯來學習。在AlphaChip的世界裡，晶片設計被轉化成一場遊戲：AI拿到一張空白的棋盤（晶片佈局網格），開始一個接一個放置電路元件。放得好，獲得獎勵；放得差，得到懲罰。經過成千上萬次的練習，AI逐漸摸索出哪些佈局能讓晶片跑得快、耗電少、面積小。

但晶片設計可比下棋複雜多了。一顆現代晶片包含數十億個電晶體，各種元件之間用細如髮絲的導線連接，既要考慮訊號傳輸速度，又得顧慮散熱和功耗。這時候，AlphaChip的秘密武器登場了：Graph Neural Network（圖神經網路，GNN）。

GNN讓AI能夠理解晶片元件之間的複雜關係網絡。想像一下社群媒體上的人際關係圖譜，GNN可以分析誰跟誰連結最緊密、資訊如何在網路中流動。套用到晶片設計上，GNN幫助AlphaChip掌握「這個記憶體模組跟那個運算單元關係密切，最好放近一點」這類關鍵洞察。

更厲害的是AlphaChip的「學習遷移」能力。它在設計前一代TPU時學到的經驗，可以應用到下一代設計上，而且越練越快。這就像一個資深工程師，設計過上百款晶片後，憑經驗就能判斷哪些佈局方案值得嘗試。

#從實驗室到產線的三個成功案例

理論聽起來很美好，但實際效果如何？Google自己先當了白老鼠。

從2020年起，Google的TPU（Tensor Processing Unit）——專門用來訓練AI模型的晶片——就開始採用AlphaChip設計。到了第6代Trillium，AlphaChip已經負責設計越來越多的晶片模組。成果相當驚人：相比前一代，Trillium的運算效能提升近5倍，能源效率提升67%，而且設計時間從原本可能需要數個月縮短到幾小時。

這裡有個有趣的循環：Google用AlphaChip設計出更強大的TPU，這些TPU又被用來訓練更先進的AI模型（包括AlphaChip本身），然後這些AI模型又幫忙設計下一代更厲害的晶片。這種「AI設計AI大腦」的自我進化模式，讓技術進步的速度呈指數級加快。

台積電的應用更具產業指標意義。身為全球最大晶圓代工廠，台積電面對的挑戰是如何在先進製程下優化各種客戶的晶片設計。他們與Synopsys、Cadence等EDA（電子設計自動化）軟體巨頭合作，將AI工具整合進設計流程。

Jim Chang在研討會上透露的數據讓人印象深刻：在3DIC（三維積體電路）設計中，AI輔助工具讓原本需要2天的佈局優化工作縮短到5分鐘，效率提升約500倍。台積電的目標更雄心勃勃——透過AI優化設計，配合新一代的chiplet（小晶片）多晶粒封裝技術，將AI運算晶片的能源效率提升10倍。

為什麼chiplet需要AI？因為當你把多個小晶片封裝在一起，元件之間的連接、散熱、功耗分配變得極度複雜，傳統人工設計根本應付不來。AI能同時考慮數千個設計參數，找出人類工程師難以發現的最佳解。

第三個案例來自MediaTek。這家台灣IC設計大廠在2024年宣布採用AlphaChip技術開發Dimensity 5G晶片。雖然MediaTek沒有公布具體數據，但這個決定本身就說明了問題：當商業公司願意把量產晶片的設計交給AI，代表這技術已經通過最嚴格的可靠性測試。

#產業生態的靜默革命

如果你以為只有Google和台積電在玩AI設計，那就太小看這波浪潮了。

EDA產業三巨頭——Synopsys、Cadence、西門子EDA——全都重金押注AI工具開發。Synopsys推出Synopsys.ai套件，號稱能讓生產力提升3倍以上；Cadence的Cerebrus工具已經幫客戶把手機晶片效能提升14%、功耗降低3%。這些工具不只優化佈局，還能自動生成程式碼、檢查設計錯誤、預測製造良率。

更關鍵的是，這些AI工具正在與晶圓廠的製程技術深度整合。台積電的PDK（製程設計套件）會告訴設計工具在7奈米或3奈米製程下，哪些設計方案可行、哪些會有問題。當AI學會這些製程知識後，就能在設計階段就規避掉許多潛在的生產風險。

有人會問：當物理定律逼近極限，電晶體小到接近原子尺度時，摩爾定律是否會終結？AI給出的答案是：換個思路繼續進化。既然單一晶片做不大，就用chiplet把多個小晶片組合起來；既然2D平面放不下，就往3D方向堆疊。而這些新架構的設計複雜度，正好是AI大顯身手的舞台。

這場革命的另一個影響是「民主化」。過去，設計一顆先進晶片需要數百位工程師團隊和數千萬美元預算，只有大公司玩得起。現在，雲端化的AI設計工具降低了進入門檻，新創公司也有機會設計出客製化的專用晶片。當然，前提是這些工具不會因為地緣政治因素被斷供——2025年5月美國要求EDA巨頭停止對中國供應部分工具，就讓整個產業繃緊神經。

？

回到開頭那個問題：2天的工作，AI只需5分鐘。

這個數字背後的意義，遠超過單純的效率提升。當AI開始設計運行AI的硬體，我們進入了一個技術自我加速的時代。每一代AI晶片都比前一代更強，而每一代更強的晶片又能訓練出更聰明的AI，然後這些AI又設計出更棒的晶片⋯⋯這個正向循環一旦啟動，就像滾雪球般越滾越大。

對工程師來說，這不是末日，而是解放。就像當年從手繪電路圖進化到CAD軟體，工具變強大了，工程師的角色也跟著升級——從執行者變成指揮者，從畫圖工變成架構師。

對台灣產業來說，這是關鍵機遇。台積電掌握全球最先進的製程技術，如果能在AI設計工具上也建立優勢，整個半導體生態系的競爭力會更上一層樓。當別人還在用人工慢慢調整設計時，我們已經用AI跑完十種方案找出最佳解——這種速度差距，最終會轉化成市場優優勢。

所以下次聽到「AI設計AI晶片」時，別覺得這是科幻故事。它已經在Google的資料中心裡運轉，在台積電的產線上量產，在你手機裡的晶片中實現。那個5分鐘完成2天工作的未來，其實已經到了。

至於那些擔心飯碗的工程師朋友？放心，AI還沒聰明到能在茶水間跟你抱怨主管，或在會議上跟PM撕破臉。有些事情，還是得人類來。

, , #台積電, , #強化學習

02/10/2025

在該篇標題為《一種同時適用於訓練和推理的鐵電記憶體-憶阻器(Memristos)的研究》的論文中，研究團隊提出了一種新的混合記憶系統，將鐵電電容器(FeCAP)與憶阻器這兩種原本不相容技術的最佳特性，整合在一個單一的、相容於CMOS製程的記憶體堆疊中。這種新穎的架構讓晶片有機會同時進行訓練和推論，而且不消耗過多的能源或需要性能非常強大的硬體。這是邊緣AI發展所面臨的最棘手挑戰之一。
#憶阻器 #模型推論 #模型訓練 #鐵電記憶體

02/10/2025

2025 年 10月 1 日，美國德拉瓦州地方法院做出最終裁定：高通收購 Nuvia 並使用其技術開發 Oryon 核心，完全合法。Arm 主張高通違反授權協議、要求銷毀設計的訴求，全數被駁回，連重審請求都沒過。

關鍵在哪？Nuvia 創辦人 Gerard Williams III（前蘋果晶片設計師）在法庭上說得很直白：Oryon 核心只用了「1% 或更少」的 Arm 技術，幾乎是從頭自己設計的。法院認定高通的架構授權協議（ALA）本來就涵蓋子公司 Nuvia，不需要重新談更高的權利金。

這個判決削弱了 Arm 的生態控制與議價能力，也為整個產業樹立了先例：收購新創公司的自研技術，不必被 Arm 掐住脖子。

#高通陣營終於有了追平蘋果機會

蘋果的優勢一直很明確：完全掌控晶片設計，從底層硬體到作業系統無縫整合。高通雖然也能自研核心，但技術實力始終不足，性能天花板被限制住了。

高通為了突破這個困境，2021 年砸 14 億美元收購 Nuvia——由前蘋果晶片設計師創辦的新創公司。這次勝訴等於確認：透過收購來補強自研技術，不需要向 Arm 支付更高的授權費。這讓高通及使用其晶片的 Android 廠商，終於找到了追平蘋果的可行路徑。

最新的 Snapdragon 8 Elite 處理器，在 Geekbench 6 多核跑分已經突破萬分大關，超越聯發科天璣 9400，也比部分蘋果晶片更強。這還只是開始。

#從手機到伺服器，全面開戰

更重要的是，Oryon 技術的應用範圍極廣。高通現在可以把這套自研核心推到 PC（Snapdragon X 系列）、旗艦手機（Snapdragon 8 Elite）、汽車，甚至是 AI 伺服器。從消費端到企業端，全方位挑戰蘋果生態。

產業分析師 Neil Shah 說這是「里程碑式的勝利」，一點都不誇張。被壓制多年的高通陣營，終於有了翻身的機會。

不過話說回來，高通這次能夠突破，還真得好好感謝蘋果——畢竟 Nuvia 的三位創辦人都是前蘋果晶片設計師。某種程度上，就算高通真的超越了蘋果，庫克大概也能自我安慰：看吧，只有蘋果才能超越蘋果。

至於聯發科呢？好不容易追上高通的天璣家族又要被甩在後面，回到手機晶片第二梯隊的位置了嗎？

倒也沒那麼悲觀，畢竟他們還有Nvidia。

#高通, , , #蘋果自研晶片,